三星公布最新工艺路线图：2029年量产1.4nm！
7月1日，三星电子在首尔瑞草大厦举办“SAFE Forum 2026”活动，正式宣布了面向AI时代的晶圆代工技术及生态系统发展蓝图，其中1.4nm推迟至2029年量产。
三星电子晶圆代工事业部设计平台开发办公室负责人申钟信在主题演讲中表示：“三星电子将通过SAFE（三星先进晶圆代工生态系统）论坛积极与客户和合作伙伴沟通，提升自身能力以应对人工智能需求。” 他补充道：“我们正在加强与全球人工智能和高性能计算客户的合作，并强化与国内系统半导体客户的协作，同时我们将拓展晶圆代工业务之外的领域，巩固自身作为国内系统半导体产业平台的地位。”
AI时代三大发展蓝图
在此次论坛上，三星宣布在AI大转型时代，三星晶圆代工将进化为连接产品、基础设施、客户与合作伙伴的“Nexus（核心枢纽）”。
“在过去，存储半导体可以由一家企业独立完成成品，但如今，高性能AI计算芯片从设计到生产的全链条，离不开众多合作伙伴的紧密配合。”申钟信强调，“要完成‘会思考的硅’（AI芯片），逻辑芯片设计和代工制造的角色最为关键。”
对此，三星提出了三大发展蓝图，包括制程微缩、下一代内存与逻辑技术的融合，以及设计生态系统的创新。
●蓝图一：最新制程工艺路线图与DTCO
在最先进制程方面，三星正式公布了最新的时间表，最尖端的1.4nm（SF1.4）制程正以2029年量产为目标顺利开发中（相比之前计划的2027年量产计划推迟了两年），而良率与性能进一步提升的改良版节点SF1.4 Plus预计于2030年亮相。
△三星此前公布的工艺路线图显示，SF1.4计划2028年量产
对于市场需求庞大的2nm制程，三星将在2027至2028年间推出性能改良版的SF2P Plus，随后还将推出维持IP兼容性的演进制程SF2X。
为克服制程微缩的物理极限，三星计划利用设计与技术协同优化（DTCO）技术。三星称，从SF2升级到SF2P实现了最高26%的功耗改善，其中超过一半的改善幅度归功于DTCO。因此，三星预期未来几代制程的性能提升几乎都将依赖DTCO技术。
同时，三星也将AI芯片不可或缺的SRAM缩小至世界最小尺寸，确保了高密度数据储存能力。
三星解释说，公司正通过DTCO战略和高性能SRAM技术，不断提高其在功率、性能和面积方面的竞争力，并支持人工智能半导体客户所需的下一代产品的开发。
●蓝图二：內存与逻辑技术的整合
在新一代高带宽内存（HBM）领域，三星HBM4底层关键的基础芯粒（Base Die），正采用自家的4nm制程（SF4X）制造。
三星表示，受益于晶圆代工事业部与内存事业部的紧密合作，目前已在每秒10 Gbps的速度下确认了极纯净的信号，并确保了可稳定加速至最高11.7 Gbps的技术余量。
此外，针对芯片间连接的验证作业，三星也改变了过去耗时且以手工作业为主的模拟设计方式，开发出名为“3D DRAM PHY”的数字自动化解决方案，预计将大幅缩短客户在芯片设计与模拟上的时间。
●蓝图三：设计生态系创新与客户沟通平台升级
三星强调，没有生态系的支持就无法诞生完美的终端产品，因此重申了与IP（硅智财）合作伙伴协力的重要性。目前三星晶圆代工不仅正积极扩充4nm IP，也正以新一代2nm制程为基础开发大量新IP，通过为单一设计功能提供多种合作伙伴的IP来扩大客户的选择权。
为了让客户与合作伙伴能更轻松地利用三星晶圆代工的资源，B2B专属网站“Connect”将于2026年迎接全面改版。三星透露，新平台将采用更直觉的使用者界面（UI/UX），并全新导入具备即时响应能力的AI聊天机器人与强大的文件搜寻功能。
加强半导体生态系统建设
此次三星“SAFE Forum 2026”论坛不仅是一场技术发布会，更是一次生态集结。论坛以“The Nexus for Silicon Intelligence”为主题，吸引了约 400 名客户和合作伙伴代表参加。还有 21 家电子设计自动化 (EDA)、知识产权 (IP)、设计解决方案 (DSP)、虚拟设计处理 (VDP) 和多定义检测 (MDI) 领域的合作伙伴公司设立了展位。
韩国AI芯片公司 Rebellions 和 EDA 公司 Siemens EDA 等主要合作伙伴也作为演讲嘉宾参与，介绍了利用三星电子代工工艺的 AI 半导体开发案例以及对 2.5D/3D 芯片设计的支持措施。
Rebellions CEO朴成铉表示：“我们基于三星电子的 4nm 晶圆制造工艺和先进封装技术开发了‘Rebell 100’ NPU。”他补充道：“未来，我们将通过在人工智能半导体领域的合作来构建主权AI（Sovereign AI）。”
西门子EDA高级副总裁Jean-Marie Brunet表示：“在良率、设计验证、可靠性和封装方面提供广泛的支持对于2.5D/3D异构芯片集成至关重要。西门子EDA将利用三星的先进工艺，支持客户快速实现AI和HPC半导体。”
△三星代工的英伟达Groq 3 LPU
三星电子还宣布，正与产业通商资源部和业界合作，致力于构建韩国国内系统半导体生态系统。
比如，三星电子正在参与由日本产业通商资源部推动的“制造人工智能转型（M.AX）联盟”，其晶圆代工部门正在致力于开发汽车、家电、机器人和国防领域所需的低功耗、高性能片上人工智能半导体。
三星还通过多项目晶圆 (MPW) 计划，为包括该部门参与公司在内的国内无晶圆厂公司提供支持，以减轻初始开发的负担，并更有效地进行原型生产和产品验证。
此外，三星正在通过设计解决方案合作体系，拓展国内人工智能半导体生态系统的基础。
三星电子也参与了由韩国产业通商资源部、韩国产业技术规划评价院和韩国半导体研究协会运营的 K-CHIPS 项目，为下一代半导体研发和人才培养做出贡献。
随着人工智能半导体市场的快速扩张，不仅先进的工艺技术，构建生态系统的能力也逐渐成为核心竞争优势。这是因为跨工艺、设计、知识产权和封装等多个领域的协作，正成为决定产品竞争力的关键因素。
三星电子计划继续与客户、合作伙伴以及产业通商资源部合作，重点推进 SAFE 和 MPW 项目，以发展国内系统半导体生态系统，增强代工竞争力。
编辑：芯智讯-浪客剑
发布于：广东
相关推荐
支持2埃米量产！ASML最新路线图曝光：2030年推出Hyper NA EUV！
1.4nm，再生变数
传三星已推迟1.4nm测试线建设，将重心完全放到了2nm上
可量产0.2nm工艺！ASML公布Hyper NA EUV光刻机：死胡同不远了
荷兰ASML阿斯麦Hyper NA EUV光刻机将可量产0.2nm工艺制程芯片
台积电1.4nm晶圆厂10月开建，总投资或达490亿美元
绕过ASML天价光刻机！台积电公布最新技术路线
台积电揭秘1.4nm芯片详细规格
台积电1.4nm制程亮相
苹果和英伟达或采用Intel 14A工艺，英特尔成为双代工厂策略新选择
网址: 三星公布最新工艺路线图：2029年量产1.4nm！ https://m.xishuta.cn/newsview151121.html
